소형 MIPI 인터페이스 LCD 화면, 빠른 응답, 심플한 디자인

글로벌 5G 및 AI 지능형 시대가 도래하면서 하드웨어 제품의 CPU 칩 성능이 크게 향상되고 LCD 화면 인터페이스에 대한 요구 사항도 높아졌습니다. MIPI 고속 전송 인터페이스에 대한 수요가 증가하고 있습니다. MIPI 인터페이스의 LCD 화면은 항상 3.5인치 이상이었습니다. 고해상도 화면의 경우 3.5인치 LCD 화면 이하의 소형 화면을 위한 MIPI 인터페이스 제품은 시장에 없습니다. 오랜 기간의 연구 개발과 투자 증가를 통해 당사는 2.0인치 MIPI 인터페이스 및 2.4인치 MIPI 인터페이스, 2.8인치 MIPI 인터페이스, 3.0인치 MIPI를 포함한 다양한 소형 MIPI 인터페이스 LCD 화면을 출시했습니다. 인터페이스, 3.2인치 MIPI 인터페이스 LCD 화면은 IPS 소재로 제작되어 디스플레이 효과, 시야각 및 데이터 전송 속도 측면에서 시중에서 판매되는 기성 LCD 화면보다 훨씬 우수하여 사용자의 요구 사항을 충족합니다. 소형 MIPI 인터페이스 LCD 화면을 원하는 고객. 이 두 제품은 이제 대량 생산 공급 측면에서 국내외 고객과 비교할 수 있습니다.
MIPI는 고속(데이터 전송) 모드에서 낮은 진폭 신호 스윙을 사용하는 전력에 민감한 애플리케이션에 맞게 특별히 맞춤 제작되었습니다. 그림 2는 MIPI의 신호 스윙을 다른 차동 기술과 비교합니다.
MIPI는 차동 신호 전송을 사용하므로 차동 설계의 일반 규칙에 따라 설계를 엄격하게 설계해야 합니다. 핵심은 차동 임피던스 매칭을 달성하는 것입니다. MIPI 프로토콜은 전송선의 차동 임피던스 값이 80-125Ω이라고 규정합니다.
MIPI는 고속(데이터 전송) 모드에서 낮은 진폭 신호 스윙을 사용하는 전력에 민감한 애플리케이션에 맞게 특별히 맞춤 제작되었습니다. 그림 2는 MIPI의 신호 스윙을 다른 차동 기술과 비교합니다.
MIPI는 차동 신호 전송을 사용하므로 차동 설계의 일반 규칙에 따라 설계를 엄격하게 설계해야 합니다. 핵심은 차동 임피던스 매칭을 달성하는 것입니다. MIPI 프로토콜은 전송선의 차동 임피던스 값이 80-125Ω이라고 규정합니다.

그림 2: 널리 사용되는 여러 차동 스윙 기술의 신호 진폭 비교

------------------------------------- ------------------------------------- ------------

MIPI는 프로세서 및 주변 장치의 필요에 따라 데이터 속도를 조정할 수 있는 차동 클록 레인(레인)과 1~4까지 확장 가능한 데이터 레인을 지정합니다. 또한 MIPI D-PHY 사양은 데이터 속도 범위만 제공하고 특정 작동 속도를 지정하지 않습니다. 애플리케이션에서 사용 가능한 데이터 레인과 데이터 속도는 인터페이스 양쪽 끝에 있는 장치에 의해 결정됩니다. 그러나 현재 사용 가능한 MIPI D-PHY IP 코어는 데이터 레인당 최대 1Gbps의 전송 속도를 제공할 수 있습니다. 이는 MIPI가 현재 및 미래의 고성능 애플리케이션에 매우 적합하다는 것을 의미합니다.
MIPI를 데이터 인터페이스로 사용하면 또 다른 큰 이점이 있습니다. MIPI DSI 및 CSI-2 아키텍처는 새로운 디자인에 유연성을 제공하고 XGA 디스플레이 및 800만 화소 이상의 카메라와 같은 강력한 기능을 지원하기 때문에 MIPI는 새로운 스마트폰 및 MID 디자인에 매우 적합합니다. 새로운 MIPI 지원 프로세서 설계가 제공하는 대역폭 기능을 통해 이제 단일 MIPI 인터페이스를 활용하여 고해상도 듀얼 스크린 디스플레이 및/또는 듀얼 카메라와 같은 새로운 기능을 고려할 수 있습니다.
이러한 기능을 통합한 설계에서는 Fairchild Semiconductor의 FSA642와 같이 MIPI 신호용으로 설계 및 최적화된 고대역폭 아날로그 스위치를 사용하여 여러 디스플레이 또는 카메라 구성 요소 간을 전환할 수 있습니다. FSA642는 두 개의 주변 MIPI 장치 간에 하나의 MIPI 클록 레인과 두 개의 MIPI 데이터 레인을 공유할 수 있는 고대역폭 삼중 차동 SPDT(단극 쌍투) 아날로그 스위치입니다. 이러한 스위치는 선택되지 않은 장치에서 표유 신호(스텁)를 격리하고 라우팅 및 주변 장치 배치 유연성을 높이는 등 몇 가지 추가 이점을 제공할 수 있습니다. MIPI 상호 연결 경로에서 이러한 물리적 스위치를 성공적으로 설계하려면 대역폭 외에도 일부 주요 스위치 매개변수를 고려해야 합니다.

1. Off-isolation: In order to maintain the signal integrity of the active clock/data path, switches are required to have efficient off-isolation performance. For high-speed MIPI differential signals of 200mV with a maximum common-mode mismatch of 5mV, the off-isolation between switch paths should be -30dBm or better.

2. 차동 지연 차이: 차동 쌍의 내부 신호 간의 지연 차이(차동 쌍 내 지연 차이)와 클럭과 데이터 채널의 차동 교차점 간의 지연 차이(채널 간의 지연 차이) )는 50ps 이상으로 줄여야 합니다. 이러한 매개변수의 경우 이 스위치 등급에 대한 업계 최고의 차동 지연 성능은 현재 20ps ~ 30ps 범위에 있습니다.

3. 스위치 임피던스: 아날로그 스위치를 선택할 때 세 번째 주요 고려 사항은 온 저항(RON)과 온 커패시턴스(CON)의 임피던스 특성 간의 균형입니다. MIPI D-PHY 링크는 저전력 데이터 전송과 고속 데이터 전송 모드를 모두 지원합니다. 따라서 혼합 작동 모드의 성능을 최적화하려면 스위치의 RON을 균형 잡힌 방식으로 선택해야 합니다. 이상적으로는 이 매개변수를 각 작동 모드에 대해 별도로 설정해야 합니다. 각 모드에 가장 적합한 RON을 결합하고 스위칭 CON을 낮게 유지하는 것은 수신기에서 슬루율을 유지하는 데 매우 중요합니다. 일반적으로 CON을 10pF 미만으로 유지하면 고속 모드에서 스위치를 통한 신호 전환 시간의 저하(확장)를 방지하는 데 도움이 됩니다.

------------------------------------- ---------
병렬 포트와 비교하여 MIPI 인터페이스 모듈은 빠른 속도, 대량의 데이터 전송, 낮은 전력 소비 및 우수한 간섭 방지라는 장점을 가지고 있습니다. 점점 더 고객의 호응을 얻고 있으며 빠르게 성장하고 있습니다. 예를 들어, MIPI와 병렬 포트 전송이 모두 포함된 8M 모듈은 12FPS 전체 픽셀 출력을 달성하기 위해 최소 11개의 전송 라인과 최대 96M의 출력 클록이 필요합니다. MIPI 인터페이스를 사용하려면 2개만 필요합니다. 전체 픽셀에서 12FPS의 프레임 속도는 채널의 6개 전송 라인으로 달성할 수 있으며 전류 소비는 병렬 포트 전송보다 약 20MA 낮습니다. MIPI는 차동 신호 전송을 사용하므로 차동 설계의 일반 규칙에 따라 설계를 엄격하게 설계해야 합니다. 핵심은 차동 임피던스 매칭을 달성하는 것입니다. MIPI 프로토콜은 전송선의 차동 임피던스 값이 80-125Ω이라고 규정합니다.
위 그림은 전형적인 이상적인 차동 설계 상태입니다. 차동 임피던스를 보장하려면 소프트웨어 시뮬레이션에 따라 선폭과 선 간격을 신중하게 선택해야 합니다. 차동 라인을 활용하려면 차동 라인 쌍이 내부에 단단히 결합되어야 하며 라인의 모양이 대칭이어야 합니다. 비아홀의 위치도 대칭적으로 배치되어야 합니다. 비트 오류를 ​​유발하는 전송 지연을 방지하려면 차동 라인의 길이가 동일해야 합니다. 또한 긴밀한 결합을 달성하려면 차동 쌍 중간에 접지선을 사용하지 말고 PIN 정의도 가장 중요하다는 점에 유의하는 것이 중요합니다. 차동 쌍 사이에 접지 패드를 배치하지 마십시오(참조 물리적으로 인접한 차동 라인).
다음은 MIPI의 채널 모드와 온라인 레벨을 간략하게 소개합니다. 정상 작동 모드에서 데이터 채널은 고속 모드 또는 제어 모드에 있습니다. 고속 모드에서는 채널 상태가 차동 0 또는 1입니다. 즉, 회선 쌍의 P가 N보다 높으면 1로 정의되고, P가 N보다 낮으면 0으로 정의됩니다. 이번에는 일반적인 라인 전압이 차동 200MV입니다. 이미지 신호는 고속 모드에서만 전송됩니다. 제어 모드에서 하이 레벨의 일반적인 진폭은 1.2V입니다. 이때 P와 N의 신호는 차동신호가 아니고 서로 독립된 신호이다. P가 1.2V일 때 N, 역시 1.2V일 때 MIPI 프로토콜은 상태를 LP11로 정의합니다. 마찬가지로 P가 1.2V이고 N이 0V인 경우 정의된 상태는 LP10 등입니다. 제어모드에서는 LP11, LP10, LP01, LP00 으로 구성될 수 있습니다. 다른 주; MIPI 프로토콜은 제어 모드의 네 가지 서로 다른 상태로 구성된 서로 다른 타이밍이 고속 모드에 들어가거나 나가는 것을 나타냄을 규정합니다. 예를 들어, LP11-LP01-LP00 시퀀스 후에 고속 모드로 들어갑니다. 아래 그림은 라인 레벨을 예시한 것입니다.